### (12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro





(43) Internationales Veröffentlichungsdatum 8. Januar 2004 (08.01.2004)

**PCT** 

(10) Internationale Veröffentlichungsnummer WO 2004/004017 A2

(51) Internationale Patentklassifikation7: H01L 33/00

(21) Internationales Aktenzeichen: PCT/DE2003/001831

(22) Internationales Anmeldedatum:

4. Juni 2003 (04.06.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch

(30) Angaben zur Priorität: 102 28 634.5 26. Juni 2002 (26.06.2002) DE

(71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Wernerwerkstr. 2, 93049 Regensburg (DE).

(72) Erfinder; und

(75) Erfinder/Anmelder (nur für US): SORG, Jörg [DE/DE];

Gozratstrasse 12, 93053 Regensburg (DE). **BOGNER**, **Georg** [DE/DE]; Am Sandhügel 12, 93138 Lappersdorf (DE). **WAITL**, **Günter** [DE/DE]; Praschweg 3, 93049 Regensburg (DE). **BRUNNER**, **Reinhold** [DE/DE]; Falkensteinerstrasse 8, 93199 Zell (DE).

(74) Anwalt: EPPING HERMANN FISCHER PATEN-TANWALTSGESELLSCHAFT MBH; Ridlerstrasse 55, 80339 München (DE).

(81) Bestimmungsstaaten (national): CN, JP, US.

(84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).


#### Veröffentlicht:

 ohne internationalen Recherchenbericht und erneut zu veröffentlichen nach Erhalt des Berichts

[Fortsetzung auf der nächsten Seite]

(54) Title: SURFACE-MOUNTABLE MINIATURE LIGHT-EMITTING DIODE AND/OR PHOTODIODE AND METHOD FOR THE PRODUCTION THEREOF

(54) Bezeichnung: OBERFLÄCHENMONTIERBARE MINIATUR-LUMINESZENZ- UND/ODER PHOTO-DIODE UND VERFAHREN ZU DEREN HERSTELLUNG



(57) Abstract: The invention relates to a surface-mountable miniature light-emitting diode, comprising a chip housing, which has a lead frame (16) and a semiconductor chip (22). This semiconductor chip is situated on the lead frame (16) while in electrical contact therewith and contains an active radiation-emitting region. According to the invention, the lead frame (16) is formed by a flexible player (12, 14) consisting of multiple layers.

(57) Zusammenfassung: Bei einer oberflächenmontierbaren Miniatur-Lumineszenzdiode mit einem Chipgehäuse, das einen Leiterrahmen (16) aufweist und einem auf dem Leiterrahmen (16) angeordneten und mit diesem in elektrischen Kontakt stehenden Halbleiterchip (22), der einen aktiven, strahlungsemittierenden Bereich enthält, ist erfindungsgemäß der Leiterrahmen (16) durch eine biegsame Mehrlagenschicht (12, 14) gebildet.

0004/004017 A

Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

## Beschreibung

Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode und Verfahren zu deren Herstellung

5

10

Die Erfindung betrifft eine oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photodiode mit einem Chipgehäuse, das einen Leiterrahmen (Leadframe) aufweist und einem auf dem Leiterrahmen angeordneten und mit diesem in elektrischen Kontakt stehenden Halbleiterchip, der einen aktiven, strahlungsemittierenden Bereich enthält. Die Erfindung betrifft auch ein Verfahren zur Herstellung einer derartigen Lumineszenzdiode.

15 Zur Erweiterung der Einsatzgebiete und zur Reduzierung der Herstellungskosten wird versucht, Lumineszenz- und/oder Photodioden in immer kleineren Baugrößen herzustellen. Sehr kleine Lumineszenzdioden sind beispielsweise für die Hintergrundbeleuchtung der Tasten von Mobiltelefonen erforderlich.

20

25

30

35

Inzwischen sind LED-Gehäuse mit einer Stellfläche der Abmessung 0402 (entsprechend 0,5 mm x 1,0 mm) und einer Bauteilhöhe von 400  $\mu$ m – 600  $\mu$ m verfügbar. Eine weitere Verminderung der Bauteilhöhe gestaltet sich mit den gegenwärtigen Gehäusekonzepten jedoch schwierig.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photodiode der eingangs genannten Art zu schaffen, die eine weitergehende Verkleinerung ihrer Baugröße erlaubt.

Diese Aufgabe wird durch eine oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode mit den Merkmalen des Anspruches 1 und das Verfahren zur Herstellung einer oberflächenmontierbaren Lumineszenz- und/oder Photo-Diode mit den Merkmalen des Anspruches 12 gelöst. Vorteilhafte Weiterbil-

10

25

30

35

dungen und Ausgestaltungen der Erfindung gehen aus den Unteransprüchen hervor.

Erfindungsgemäß ist bei einer gattungsgemäßen oberflächenmontierbaren Miniatur-Lumineszenz- und/oder Photo-Diode vorgesehen, daß der Leiterrahmen durch eine biegsame Mehrlagenschicht gebildet ist. Die Erfindung beruht also auf dem Gedanken, durch Montage des strahlungserzeugenden und/oder strahlungsempfangenden Halbleiterchips auf einem biegsamen Leiterrahmen eine Lumineszenz- und/oder Photo-Diode kleiner Stellfläche zu schaffen, die in hoher Packungsdichte und somit mit geringen Produktionskosten hergestellt werden kann.

In einer bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß die biegsame Mehrlagenschicht eine Metallfolie und
eine auf der Metallfolie angeordnete und mit dieser verbundene Kunststofffolie umfaßt.

Dabei ist zweckmäßig die Kunststofffolie mit der Metallfolie verklebt. Die beiden miteinander verbundenen Folien stellen somit einen flexiblen Leiterrahmen für den Halbleiterchip dar.

In diesem Zusammenhang ist bevorzugt, wenn die Metallfolie einen ersten und einen zweiten Chipanschlußbereich umfaßt, und die Kunststofffolie in den auf diesen Chipanschlußbereichen angeordneten Bereichen Aussparungen aufweist. Der Halbleiterchip kann dann mit Vorteil mit einer ersten Kontaktfläche auf dem ersten Chipanschlußbereich angeordnet sein, und mit einer zweiten Kontaktfläche mit dem zweiten Chipanschlußbereich elektrisch leitend verbunden sein, beispielsweise mittels eines Bonddrahtes. Das bedeutet, dass der Halbleiterchip durch eine erste Aussparung hindurch auf dem ersten Chipanschlußbereich montiert ist und die elektrische Verbindung der zweiten Kontaktfläche mit dem zweiten Chipanschlußbereich durch eine zweite Aussparung hindurch hergestellt ist.

F 7

3. 4

Die Dicke der Metallfolie beträgt in einer bevorzugten Ausgestaltung der Erfindung weniger als 80  $\mu$ m und liegt bevorzugt zwischen einschließlich 30  $\mu$ m und einschließlich 60  $\mu$ m. Eine solche minimale Metallisierungsdicke erlaubt die Realisierung einer sehr geringen Gehäusehöhe von weniger als 400  $\mu$ m, insbesondere von weniger als 350  $\mu$ m. Vorteilhafterweise kann diese Bauhöhe auch mit einer Chiphöhe von 150  $\mu$ m realisiert werden, ohne dass gleichzeitig der Bogen eines Bonddrahtes zwischen der zweiten Kontaktfläche des Chips und dem zweiten Chipanschlußbereich wesentlich kleiner gestaltet werden muß. Selbstverständlich können mit der vorliegenden Bauform auch mit herkömmlich standardmäßigen Chipdicken von zwischen 220  $\mu$ m und 250  $\mu$ m besonders geringe Bauhöhen erzielt werden.

Die Kunststofffolie ist in einer bevorzugten Ausführungsform durch eine Epoxidharz-Folie gebildet. In diesem Zusammenhang ist es weiterhin bevorzugt, wenn die Kunststofffolie eine: Dicke von weniger als 80  $\mu$ m, bevorzugt eine Dicke zwischen einschließlich 30  $\mu$ m und einschließlich 60  $\mu$ m aufweist.

20

5

10

In einer zweckmäßigen Weiterbildung der Erfindung ist vorgesehen, daß der Halbleiterchip in eine transparente oder transluzente Spritzgußmasse eingebettet ist. An Stelle der Spritzgußmasse kann eine Spritzpressmasse verwendet sein.

25

30

35

Besonders große Vorteile bietet die Erfindung für Miniatur-Lumineszenzdioden bei denen der Leiterrahmen eine Abmessung von etwa 0,5 mm x 1,0 mm oder weniger aufweist, insbesondere bei Lumineszenzdioden, die eine Bauteilhöhe von etwa 400  $\mu$ m oder weniger, bevorzugt von etwa 350  $\mu$ m oder weniger aufweisen.

Neben den genannten Vorteilen bieten Lumineszenzdioden der oben beschriebenen Art einen geringen Wärmewiderstand  $R_{\rm th}$ , so daß aufgrund der guten Wärmeabführung eine hohe Verlustleistung möglich ist. Auch erlaubt der geschilderte Aufbau, auf

engem Raum sehr flexibel Gestaltungen mit einer Mehrzahl von Chips (Multi Chip Designs) zu verwirklichen.

Das Verfahren zur Herstellung einer oberflächenmontierbaren
5 Lumineszenzdiode umfaßt erfindungsgemäß die Verfahrensschritte:

- Bereitstellen eines Leiterrahmens aus einer biegsamen Mehrlagenschicht, der mindestens einen ersten und mindestens einen zweiten Chipanschlußbereich aufweist;
- Bereitstellen von mindestens einem Halbleiterchip, der einen aktiven, strahlungsemittierenden und/oder strahlungsempfangenden Bereich enthält und eine erste und zweite Kontaktfläche aufweist;
  - Montieren des Halbleiterchips mit der ersten Kontaktfläche auf den ersten Chipanschlußbereich des Leiterrahmens;
    - Verbinden der zweiten Kontaktfläche mit dem zweiten Chipanschlußbereich des Leiterrahmens; und
  - Herstellen einer Umhüllung für den Halbleiterchip mittels Vergießen, Umspritzen oder Umpressen (im Folgenden zusammen-
- fassend "Umhüllen" genannt) des Halbleiterchips mit Umhüllungsmaterial, das für die emittierte und/oder empfangene Strahlung durchlässig ist, insbesondere mit entsprechend transparentem oder transluzentem Kunststoffmaterial.
- In einer bevorzugten Ausgestaltung umfaßt dabei der Schritt des Bereitstellens eines Leiterrahmens das Bereitstellen und Stanzen einer dünnen Metallfolie, um den ersten und zweiten Chipanschlußbereich zu definieren.
- In einer weiteren zweckmäßigen Ausgestaltung umfaßt der Schritt des Bereitstellens eines Leiterrahmens das Bereitstellen und Stanzen einer dünnen Kunststofffolie, um Aussparungen zum elektrischen Anschluß des Halbleiterchips zu definieren.
  - Die beiden Folien werden dann vorteilhaft bei dem Schritt des Bereitstellens eines Leiterrahmens miteinander verklebt.

3.5

77

5

10

25

35

In vorstehendem Zusammenhang ist es weiter zweckmäßig, wenn bei dem Schritt des Umhüllens das Umhüllungsmaterial auf die Kunststofffolie der Mehrlagenschicht gespritzt wird. Dies sichert eine gute Anbindung des Umhüllungskörpers an den flexiblen Leiterrahmen.

Weiter wird bei dem Schritt des Umhüllens mit Vorteil ein Anspritzkanal durch eine Mehrzahl von auf der Mehrlagenschicht angeordneten Bausteinen geführt. Dadurch wird, verglichen mit dem standardmäßigen Anspritzen jedes Bauteils durch einen eigenen Kanal, die Zahl der Anspritzkanäle reduziert, so daß eine Vielzahl von Bauelementen auf engstem Raum realisiert werden kann.

In einer bevorzugten Gestaltung des erfindungsgemäßen Verfahrens werden der erste und zweite Chipanschlußbereich des Leiterrahmens bei den Schritten des Montierens des Halbleiterchips, des Verbindens der zweiten Kontaktfläche und des Umhüllens des Halbleiterchips kurzgeschlossen und geerdet. Dadurch werden statische Aufladungen verhindert und Schäden durch elektrostatische Entladungen (ESD) an den Bauteilen vermieden.

Weiter ist es bei dem erfindungsgemäßen Verfahren bevorzugt, wenn eine Mehrzahl von auf der Mehrlagenschicht angeordneten Bausteinen nach dem Schritt des Umhüllens auf Funktionsfähigkeit getestet werden. Dazu werden die einzelnen Bausteine bei Erhalt ihrer mechanische Einbindung elektrisch getrennt.

Durch die Verwendung des flexiblen Leiterrahmenmaterials können alle Prozeßschritte des erfindungsgemäßen Verfahrens Reel-to-Reel (von einer Abwickel- zu einer Aufwickelhaspel) durchgeführt werden, was den Handhabungsaufwand bei der Herstellung minimiert.

Darüber hinaus besteht bei dem beschriebenen Konzept die Möglichkeit, auf das Taping der Bauteile zu verzichten. Falls

gewünscht, kann eine Mehrzahl zusammengehöriger Bauteile nach einem Chiptest auf dem flexiblen Rahmen zusammen mit einer Wafermap ausgeliefert werden. Alternativ können die Bauteile nach dem Chiptest wie bisher vereinzelt, getaped und ausgeliefert werden.

Weitere vorteilhafte Ausgestaltungen, Merkmale und Details der Erfindung ergeben sich aus den abhängigen Ansprüchen, der Beschreibung des Ausführungsbeispiels und der Zeichnungen.

10

15

5

Weitere Vorteile, Weiterbildungen und Ausgestaltungen der erfindungsgemäßen Miniatur-Lumineszenz- und/oder Photo-Diode ergeben sich aus dem im Folgenden in Verbindung mit der Zeichung erläuterten Ausführungsbeispiel. In der Zeichnung sind jeweils nur die für das Verständnis der Erfindung wesentlichen Elemente dargestellt. Dabei zeigt

Figur 1 eine schematische Schnittansicht des Ausführungsbeispieles; und

20

30

Figur 2 eine perspektivische Ansicht des Ausführungsbeispieles von Fig. 1 in Explosionsdarstellung.

Figuren 1 und 2 zeigen in schematischer Darstellung eine allgemein mit 10 bezeichnete oberflächenmontierbaren Miniatur-Lumineszenzdiode.

Die Miniatur-Lumineszenzdiode 10 weist einen flexiblen Leiterrahmen 16, einen LED-Chip 22 mit einem aktiven, strahlungsemittierenden Bereich 38 und einen Umhüllungskörper 30 auf. Der flexible Leiterrahmen 16 besteht dabei aus einer 60  $\mu$ m dicken Metallfolie 12 und einer ebenfalls 60  $\mu$ m dicken Epoxidharzfolie 14, die hochgenau miteinander verklebt sind.

Die Metallfolie 12 ist so gestanzt, daß sie eine Kathode 18 und eine Anode 20 definiert. Jeweils über Kathode und Anode sind Aussparungen 34 und 36 in die Kunststofffolie 14 ge-

stanzt. Der LED-Chip 22 ist mit seiner Unterseite 24 durch die Aussparung 34 hindurch auf die Kathode 18 gebondet. Die Anode 20 ist über einen Bonddraht 28 durch die Aussparung 36 mit der Oberseite 26 des LED-Chips 22 verbunden.

5

Um auf dem flexiblen Rahmen möglichst viele Bauteile realisieren zu können, wird zum Umhüllen beispielsweise das sogenannte Cavity-to-Cavity Molding eingesetzt. Dabei wird durch die Führung eines Anspritzkanals durch die Bauteile die Anzahl der Anspritzkanäle reduziert.

Bei Betrieb der Lumineszenzdiode erzeugte Verlustwärme wird effektiv über die Metallfolie 12 abgeführt (Bezugszeichen 32).

15

10

Insgesamt hat die Miniatur-Lumineszenzdiode 10 eine Stellfläche (footprint) von etwa 0,5 mm x 1,0 mm und weist eine gesamte Bauteilhöhe von lediglich 350  $\mu$ m auf.

Die in der vorstehenden Beschreibung, in der Zeichnung sowie in den Ansprüchen offenbarten Merkmale der Erfindung können sowohl einzeln als auch in beliebiger Kombination für die Verwirklichung der Erfindung wesentlich sein. An Stelle des Lumineszenzdiodenchips kann ein Photodiodenchip eingesetzt sein oder ein Chip der als Lumineszenzdiode und als Photo-Diode betrieben wird.

## Patentansprüche

- Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode mit einem Chipgehäuse, das einen Leiterrahmen
   (16) aufweist, und einem auf dem Leiterrahmen (16) angeordneten und mit diesem in elektrischen Kontakt stehenden Halbleiterchip (22), der einen aktiven, strahlungsemittierenden und/oder strahlungsempfangenden Bereich enthält,
- 10 dadurch gekennzeichnet, daß der Leiterrahmen (16) durch eine biegsame Mehrlagenschicht (12, 14) gebildet ist.
- 2. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t, daß die biegsame Mehrlagenschicht (12, 14) eine Metallfolie (12) und eine auf der Metallfolie angeordnete und mit dieser verbundene Kunststofffolie (14) umfaßt.
- 3. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die Kunststofffolie (14) mit der Metallfolie (12) verklebt ist.
  - 4. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach Anspruch 2 oder 3,

dadurch gekennzeichnet, daß

- die Metallfolie (12) einen ersten und einen zweiten Chip-anschlußbereich (18, 20) umfaßt, und daß die Kunststofffolie in den auf diesen Chipanschlußbereichen (18, 20) angeordneten Bereichen Aussparungen (34, 36) aufweist.
- 5. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach Anspruch 4, dad urch gekennzeichnet, daß

.4.

der Halbleiterchip (22) mit einer ersten Kontaktfläche (24) auf dem ersten Chipanschlußbereich (18) angeordnet ist, und mit einer zweiten Kontaktfläche (26) mit dem zweiten Chipanschlußbereich (20) verbunden ist.

5

10

- 6. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach einem der Ansprüche 2 bis 5, d a d u r c h g e k e n n z e i c h n e t, daß die Dicke der Metallfolie (12) weniger als 80  $\mu$ m beträgt, insbesondere zwischen einschließlich 30  $\mu$ m und einschließlich 60  $\mu$ m liegt.
- 7. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach einem der Ansprüche 2 bis 6,
- 15 dadurch gekennzeichnet, daß die Kunststofffolie durch eine Epoxidharz-Folie (14) gebildet ist.
  - 8. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder. Photo-Diode nach einem der Ansprüche 2 bis 7,
- Photo-Diode nach einem der Ansprüche 2 bis 7, d a d u r c h g e k e n n z e i c h n e t, daß die Dicke der Kunststofffolie (14) weniger als 80  $\mu$ m beträgt, insbesondere zwischen einschließlich 30  $\mu$ m und einschließlich 60  $\mu$ m liegt.

- 9. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach einem der vorhergehenden Ansprüche, dad urch gekennzeich hnet, daß der Halbleiterchip (22) in eine Umhüllungsmasse (30) einge-
- 30 bettet ist.
  - 10. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach einem der vorhergehenden Ansprüche, dad urch gekennzeichnet, daß
- der Leiterrahmen (16) eine Abmessung von etwa 0,5 mm  $\times$  1,0 mm oder weniger aufweist.

- 11. Oberflächenmontierbare Miniatur-Lumineszenz- und/oder Photo-Diode nach einem der vorhergehenden Ansprüche, dad urch gekennzeich ich net, daß die Lumineszenzdiode (10) eine Gesamtdicke von etwa 400  $\mu$ m oder weniger, bevorzugt von etwa 350  $\mu$ m oder weniger aufweist.
  - 12. Verfahren zur Herstellung einer oberflächenmontierbaren Miniatur-Lumineszenz- und/oder Photo-Diode, insbesondere nach einem der vorhergehenden Ansprüche, mit den Verfahrensschritten:
  - Bereitstellen eines Leiterrahmens aus einer biegsamen Mehrlagenschicht, der einen ersten und einen zweiten Chipanschlußbereich aufweist;
- Bereitstellen eines Halbleiterchips, der einen aktiven, strahlungsemittierenden Bereich enthält und eine erste und zweite Kontaktfläche aufweist;
  - Montieren des Halbleiterchips mit der ersten Kontaktfläche auf den ersten Chipanschlußbereich des Leiterrahmens;
- Verbinden der zweiten Kontaktfläche mit dem zweiten Chipanschlußbereich des Leiterrahmens; und
  - Umhüllen des Halbleiterchips mit einem transparenten oder transluzenten Umhüllungsmaterial.
- 25 13. Verfahren nach Anspruch 12, d a d u r c h g e k e n n z e i c h n e t, daß der Schritt des Bereitstellens eines Leiterrahmens das Bereitstellen und Stanzen einer dünnen Metallfolie, um den ersten und zweiten Chipanschlußbereich zu definieren, umfaßt.
- 14. Verfahren nach Anspruch 12 oder 13,
  d a d u r c h g e k e n n z e i c h n e t, daß der Schritt
  des Bereitstellens eines Leiterrahmens das Bereitstellen und
  Stanzen einer dünnen Kunststofffolie, um Ausparungen zum
  elektrischen Anschluß des Halbleiterchips zu definieren, um-

faßt.


15. Verfahren nach Anspruch 13 und 14, da durch gekennzeichnet, daß der Schritt des Bereitstellens eines Leiterrahmens das Verkleben der beiden Folien umfaßt.


5

16. Verfahren nach einem der Ansprüche 12 bis 15, dad urch gekennzeich net, daß bei dem Schritt des Umhüllens das Umhüllungsmaterial auf die Kunststofffolie der Mehrlagenschicht gespritzt wird.

10

- 17. Verfahren nach einem der Ansprüche 12 bis 16, dad urch gekennzeichnet, daß bei dem Schritt des Umhüllens ein Anspritzkanal durch eine Mehrzahl von auf der Mehrlagenschicht angeordnete Chips geführt wird.
- 18. Verfahren nach einem der Ansprüche 12 bis 17, dad urch gekennzeichnet, daß der erste und zweite Chipanschlußbereich des Leiterrahmens
- 20 bei den Schritten des Montieren des Halbleiterchips, des Verbindens der zweiten Kontaktfläche und des Umhüllens des Halbleiterchips kurzgeschlossen und geerdet werden.
- 19. Verfahren nach einem der Ansprüche 12 bis 18,
  25 dadurch gekennzeichnet, daß
  eine Mehrzahl von auf der Mehrlagenschicht angeordneter Chips
  nach dem Schritt des Umhüllens auf Funktionsfähigkeit getestet werden, und daß dazu die einzelnen Chips bei Erhalt ihrer mechanische Einbindung elektrisch getrennt werden.





# (12) NACH DEM VERTRAG ÜBER DIE INTERNATIONALE ZUSAMMENARBEIT AUF DEM GEBIET DES PATENTWESENS (PCT) VERÖFFENTLICHTE INTERNATIONALE ANMELDUNG

(19) Weltorganisation für geistiges Eigentum Internationales Büro



## 

(43) Internationales Veröffentlichungsdatum 8. Januar 2004 (08.01.2004)

PCT

(10) Internationale Veröffentlichungsnummer WO 2004/004017 A3

- (51) Internationale Patentklassifikation<sup>7</sup>: H01L 33/00, 31/02, 23/495
- (21) Internationales Aktenzeichen: PCT/DE2003/001831
- (22) Internationales Anmeldedatum:

4. Juni 2003 (04.06.2003)

(25) Einreichungssprache:

Deutsch

(26) Veröffentlichungssprache:

Deutsch


- (30) Angaben zur Priorität: 102 28 634.5 26. Juni 2002 (26.06.2002) DE
- (71) Anmelder (für alle Bestimmungsstaaten mit Ausnahme von US): OSRAM OPTO SEMICONDUCTORS GMBH [DE/DE]; Wernerwerkstr. 2, 93049 Regensburg (DF)

- (72) Erfinder; und
- (75) Erfinder/Anmelder (nur für US): SORG, Jörg [DE/DE]; Gozratstrasse 12, 93053 Regensburg (DE). BOGNER, Georg [DE/DE]; Am Sandhügel 12, 93138 Lappersdorf (DE). WAITL, Günter [DE/DE]; Praschweg 3, 93049 Regensburg (DE). BRUNNER, Reinhold [DE/DE]; Falkensteinerstrasse 8, 93199 Zell (DE).
- (74) Anwalt: EPPING HERMANN FISCHER PATENTAN-WALTSGESELLSCHAFT MBH; P.O. Box 200734, 80007 Munich (DE).
- (81) Bestimmungsstaaten (national): CN, JP, US.
- (84) Bestimmungsstaaten (regional): europäisches Patent (AT, BE, BG, CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IT, LU, MC, NL, PT, RO, SE, SI, SK, TR).

[Fortsetzung auf der nächsten Seite]

(54) Title: SURFACE-MOUNTABLE LIGHT-EMITTING DIODE AND/OR PHOTODIODE AND METHOD FOR THE PRODUCTION THEREOF

(54) Bezeichnung: OBERFLÄCHENMONTIERBARE LUMINESZENZ- UND/ODER PHOTO-DIODE UND VERFAHREN ZU DEREN HERSTELLUNG



(57) Abstract: The invention relates to a surface-mountable light-emitting diode, comprising a chip housing, which has a lead frame (16) and a semiconductor chip (22). This semiconductor chip is situated on the lead frame (16) while in electrical contact therewith and contains an active radiation-emitting region. According to the invention, the lead frame (16) is formed by a flexible layer (12, 14) consisting of multiple layers.

(57) Zusammenfassung: Bei einer oberflächenmontierbaren Lumineszenzdiode mit einem Chipgehäuse, das einen Leiterrahmen (16) aufweist und einem auf dem Leiterrahmen (16) angeordneten und mit diesem in elektrischen Kontakt stehenden Halbleiterchip (22), der einen aktiven, strahlungsemittierenden Bereich enthält, ist erfindungsgemäß der Leiterrahmen (16) durch eine biegsame Mehrlagenschicht (12, 14) gebildet.

04/004017 43

## WO 2004/004017 A3



#### Veröffentlicht:

- mit internationalem Recherchenbericht
- vor Ablauf der für Änderungen der Ansprüche geltenden Frist; Veröffentlichung wird wiederholt, falls Änderungen eintreffen

(88) Veröffentlichungsdatum des internationalen Recherchenberichts: 5. August 2004 Zur Erklärung der Zweibuchstaben-Codes und der anderen Abkürzungen wird auf die Erklärungen ("Guidance Notes on Codes and Abbreviations") am Anfang jeder regulären Ausgabe der PCT-Gazette verwiesen.

### INTERNATIONAL SEARCH REPORT

A. CLASSIFICATION OF SUBJECT MATTER IPC 7 H01L33/00 H01L31/02 H01L23/495

According to International Patent Classification (IPC) or to both national classification and IPC

B. FIELDS SEARCHED

Minimum documentation searched (classification system followed by classification symbols)

IPC 7 HO1L

Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched

Electronic data base consulted during the international search (name of data base and, where practical, search terms used)


EPO-Internal, WPI Data, PAJ

Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
X	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 02, 28 February 1997 (1997-02-28) -& JP 08 264841 A (MATSUSHITA ELECTRON), 11 October 1996 (1996-10-11) paragraphs '0016!-'0020!	1–17
X	PATENT ABSTRACTS OF JAPAN vol. 008, no. 226 (E-272), 17 October 1984 (1984-10-17) -& JP 59 107584 A (CASIO KEISANKI KK), 21 June 1984 (1984-06-21) abstract; figure 3 -/	1-17

Further documents are listed in the continuation of box C.	Patent family members are listed in annex.
Special categories of cited documents:  A document defining the general state of the art which is not considered to be of particular relevance  E earlier document but published on or after the international filing date  L document which may throw doubts on priority claim(s) or which is cited to establish the publication date of another citation or other special reason (as specified)  O document referring to an oral disclosure, use, exhibition or other means  P document published prior to the international filing date but later than the priority date claimed  Date of the actual completion of the international search	<ul> <li>"T" later document published after the international filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention</li> <li>"X" document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone</li> <li>"Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art.</li> <li>"&amp;" document member of the same patent family</li> </ul>
24 May 2004	02/06/2004
Name and mailing address of the ISA  European Patent Office, P.B. 5818 Patentlaan 2  NL – 2280 HV Rijswijk  Tel. (+31-70) 340-2040, Tx. 31 651 epo nl,  Fax: (+31-70) 340-3016	van der Linden, J.E.

Form PCT/ISA/210 (second sheet) (January 2004)

## INTERNATIONAL SEARCH REPORT



	ation) DOCUMENTS CONSIDERED TO BE RELEVANT	
Category °	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim No.
Х	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 03, 31 March 1997 (1997-03-31) & JP 08 298345 A (SHICHIZUN DENSHI), 12 November 1996 (1996-11-12) paragraphs '0018!,'0019!,'0026!	1-17
Х	EP 1 162 669 A (SANYO ELECTRIC CO) 12 December 2001 (2001-12-12) paragraphs '0021!-'0057!	1-3, 6-12,16, 17,19
X .	WO 02/17405 A (OSRAM OPTO SEMICONDUCTORS) 28 February 2002 (2002-02-28) page 3, line 32 -page 5, line 15	1-3, 6-10,12, 13,15-17
Х	PATENT ABSTRACTS OF JAPAN vol. 1995, no. 11, 26 December 1995 (1995-12-26) -& JP 07 220972 A (TEIKOKU TSUSHIN KOGYO), 18 August 1995 (1995-08-18) paragraphs '0021!-'0026!	1-3,6-8, 10-12
A	US 6 184 544 B1 (TODA H ET AL) 6 February 2001 (2001-02-06) column 3, line 44-66	1,12
Α	PATENT ABSTRACTS OF JAPAN vol. 1995, no. 04, 31 May 1995 (1995-05-31) & JP 07 022653 A (MITSUBISHI CABLE IND), 24 January 1995 (1995-01-24) abstract	17
A	PATENT ABSTRACTS OF JAPAN vol. 008, no. 036 (E-227), 16 February 1984 (1984-02-16) & JP 58 194383 A (SUMITOMO DENKI KOGYO), 12 November 1983 (1983-11-12) abstract	18

## INTERNATIONAL SEARCH REPORT


"iformation on patent family members

Interional Application No PCT/DE 03/01831

			Publication date	Patent family Publ member(s) d			
JP	08264841	A	11-10-1996	NONE			
JP	59107584	———— А	21-06-1984	JP JP	1784708 4075672		31-08-1993 01-12-1992
JP	08298345	Α	12-11-1996	NONE			
EP	1162669	<b></b>	12-12-2001	CN	1329364		02-01-2002
				CN	1329365		02-01-2002
				EP	1162668		12-12-2001
				EP	1162669		12-12-2001
				JP	2002064225		28-02-2002
				JP	2002084004		22-03-2002
				TW	506236		11-10-2002
				TW	507482		21-10-2002
				US	2003170922		11-09-2003
				US	2001050370		13-12-2001
				US 	2001052600		20-12-2001
WO	0217405	Α	28-02-2002	DE	10041328	A1	14-03-2002
				CN	1471734	T	28-01-2004
				WO	0217405	A1	28-02-2002
				EP	1312124		21-05-2003
				JP	2004507114		04-03-2004
				TW	501276		01-09-2002
				US	2004047151	A1	11-03-2004
JP	07220972	A	18-08-1995	JP	2613846	B2 .	28-05-1997
US	6184544	B1	06-02-2001	JP	11220170	Α	10-08-1999
-			·	ĴΡ	11220178		10-08-1999
				DE	19901916	A1	05-08-1999
				DE	19901917.	A1	05-08-1999
				DE	19901918		29-07-1999
				US	6335545	B1	01-01-2002
JP	07022653	Α	24-01-1995	JP	2739279	B2	15-04-1998
				EP	0632511		04-01-1995
JP	58194383	Α	12-11-1983	NONE			

Form PCT/ISA/210 (patent family annex) (January 2004)

#### INTERNATIONALER RECHERCHENBERICHT



A. KLASSIFIZIERUNG DES ANMELDUNGSGEGENSTANDES IPK 7 H01L33/00 H01L31/02 H01L23/495

Nach der Internationalen Patentklassifikation (IPK) oder nach der nationalen Klassifikation und der IPK

#### B. RECHERCHIERTE GEBIETE

Recherchierter Mindestprüfstoff (Klassifikationssystem und Klassifikationssymbole ) IPK  $\,7\,$  H01L

Recherchierte aber nicht zum Mindestprüfstoff gehörende Veröffentlichungen, soweit diese unter die recherchierten Gebiete fallen

Während der internationalen Recherche konsultierte elektronische Datenbank (Name der Datenbank und evti. wendete Suchbegriffe)

EPO-Internal, WPI Data, PAJ

U.	ALS WESEN	I LIUH .	ANGESEHENE	UNTERLAG	EΝ

Kategorie <sup>o</sup>	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommenden Teile	Betr. Anspruch Nr.
Х	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 02, 28. Februar 1997 (1997-02-28) -& JP 08 264841 A (MATSUSHITA ELECTRON), 11. Oktober 1996 (1996-10-11) Absätze '0016!-'0020!	1-17
X	PATENT ABSTRACTS OF JAPAN vol. 008, no. 226 (E-272), 17. Oktober 1984 (1984-10-17) -& JP 59 107584 A (CASIO KEISANKI KK), 21. Juni 1984 (1984-06-21) Zusammenfassung; Abbildung 3 -/	1-17

X	Weitere Veröffentlichungen sind der Fortsetzung von Feld C zu entnehmen
---	---

- X Siehe Anhang Patentfamilie
- ° Besondere Kategorien von angegebenen Veröffentlichungen
- 'A' Veröffentlichung, die den allgemeinen Stand der Technik definiert, aber nicht als besonders bedeutsam anzusehen ist
- \*E\* ätteres Dokument, das jedoch erst am oder nach dem internationalen Anmeldedatum veröffentlicht worden ist
- 'L' Veröffentlichung, die geeignet ist, einen Prioritätsanspruch zweifelhaft erscheinen zu lassen, oder durch die das Veröffentlichungsdatum einer anderen im Recherchenbericht genannten Veröffentlichung belegt werden soll oder die aus einem anderen besonderen Grund angegeben ist (wie ausgeführt)
- "O" Veröffentlichung, die sich auf eine mündliche Offenbarung,
- eine Benutzung, eine Ausstellung oder andere Maßnahmen bezieht

  P Veröffentlichung, die vor dem internationalen Anmeldedatum, aber nach dem beanspruchten Prioritätsdatum veröffentlicht worden ist
- \*T\* Spätere Veröffentlichung, die nach dem internationalen Anmeldedatum oder dem Prioritätsdatum veröffentlicht worden ist und mit der Anmeldung nicht kollidiert, sondern nur zum Verständnis des der Erfindung zugrundeliegenden Prinzips oder der ihr zugrundeliegenden Theorie angegeben ist
- "X" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann allein aufgrund dieser Veröffentlichung nicht als neu oder auf erfinderischer Tätigkeit beruhend betrachtet werden
- "Y" Veröffentlichung von besonderer Bedeutung; die beanspruchte Erfindung kann nicht als auf erfinderischer T\u00e4tigkeit beruhend betrachtet werden, wenn die Ver\u00f6ffentlichung mit einer oder mehreren anderen Ver\u00f6ffentlichungen dieser Kategorie in Ver\u00f6ndung gebracht wird und diese Verbindung f\u00fcr einen Fachmann naheliegend ist
- \*&\* Veröffentlichung, die Mitglied derselben Patentfamilie ist

Absendedatum des internationalen Recherchenberichts

Datum des Abschlusses der internationalen Recherche

02/06/2004

24. Mai 2004


Name und Postanschrift der Internationalen Recherchenbehörde Europäisches Patentamt, P.B. 5818 Patentlaan 2 NL – 2280 HV Rijswijk

NL – 2280 HV Rijswijk Tel. (+31–70) 340–2040, Tx. 31 651 epo nl, Fax: (+31–70) 340–3016 Bevollmächtigter Bediensteter

van der Linden, J.E.

Formblatt PCT/ISA/210 (Blatt 2) (Januar 2004)

## INTERNATIONALER RECHERCHENBERICHT



		CI/DE US	, 01001
	ung) ALS WESENTLICH ANGESEHENE UNTERLAGEN	n Toils	[Bots Assessed
Kategorie*	Bezeichnung der Veröffentlichung, soweit erforderlich unter Angabe der in Betracht kommende	en lede	Betr. Anspruch Nr.
X	PATENT ABSTRACTS OF JAPAN vol. 1997, no. 03, 31. März 1997 (1997-03-31) & JP 08 298345 A (SHICHIZUN DENSHI), 12. November 1996 (1996-11-12) Absätze '0018!,'0019!,'0026!		1-17
X	EP 1 162 669 A (SANYO ELECTRIC CO) 12. Dezember 2001 (2001-12-12)		1-3, 6-12,16, 17,19
	Absätze '0021!-'0057!		
X	WO 02/17405 A (OSRAM OPTO SEMICONDUCTORS) 28. Februar 2002 (2002-02-28)		1-3, 6-10,12, 13,15-17
	Seite 3, Zeile 32 -Seite 5, Zeile 15 		
X	PATENT ABSTRACTS OF JAPAN vol. 1995, no. 11, 26. Dezember 1995 (1995-12-26) -& JP 07 220972 A (TEIKOKU TSUSHIN KOGYO), 18. August 1995 (1995-08-18) Absätze '0021!-'0026!		1-3,6-8, 10-12
A	US 6 184 544 B1 (TODA H ET AL) 6. Februar 2001 (2001-02-06) Spalte 3, Zeile 44-66		1,12
Α	PATENT ABSTRACTS OF JAPAN vol. 1995, no. 04, 31. Mai 1995 (1995-05-31) & JP 07 022653 A (MITSUBISHI CABLE IND), 24. Januar 1995 (1995-01-24) Zusammenfassung		17
Α	PATENT ABSTRACTS OF JAPAN vol. 008, no. 036 (E-227), 16. Februar 1984 (1984-02-16) & JP 58 194383 A (SUMITOMO DENKI KOGYO), 12. November 1983 (1983-11-12) Zusammenfassung	٠	18
	<del></del>		
			·

Formblatt PCT/ISA/210 (Fortsetzung von Blatt 2) (Januar 2004)

## INTERNATIONALER RECHERCHENBERICHT

Angaben zu Veröffentlichungen, die zur selben Patentfamilie gehören

Interponales Aktenzeichen
PCT/DE 03/01831

	Recherchenbericht artes Patentdokument	:	Datum der Veröffentlichung		Mitglied(er) der Patentfamilie		Datum der Veröffentlichung
JP	08264841	Α	11-10-1996	KEIN	NE.		
JP	59107584	A	21-06-1984	JP JP	1784708 4075672		31-08-1993 01-12-1992
JP	08298345	Α	12-11-1996	KEIN	IE		
EP	1162669	Α	12-12-2001	CN	1329364		02-01-2002
				CN	1329365		02-01-2002
		:		EP	1162668		12-12-2001
			•	EP	1162669		12-12-2001
. •		•		JP		A	28-02-2002
				JP		A	22-03-2002
				TW	506236		11-10-2002
				TW	507482		21-10-2002
				US	2003170922		11-09-2003
				US	2001050370		13-12-2001
				US 	2001052600	A1 	20-12-2001
WO	0217405	Α	28-02-2002	DE	10041328	A1	14-03-2002
				CN	1471734		28-01-2004
				WO	0217405		28-02-2002
				EP	1312124		21-05-2003
				JP	2004507114	T	04-03-2004
				TW		В	01-09-2002
				US	2004047151	A1	11-03-2004
JP	07220972	Α	18-08-1995	JP	2613846	B2	28-05-1997
US	6184544	B1	06-02-2001	 ЈР	11220170	A	10-08-1999
				JP	11220178		10-08-1999
				DE	19901916	A1	05-08-1999
				DE	19901917		05-08-1999
				DE	19901918	A1	29-07-1999
				US	6335545	B1	01-01-2002
JP	07022653	Α	24-01-1995	JP	2739279	B2	15-04-1998
				EP	0632511	A2	04-01-1995

Formblatt PCT/ISA/210 (Anhang Patentfamilie) (Januar 2004)